(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公閱番号 特開2003-203967

(P2003-203967A)

(43)公開日 平成15年7月18日(2003.7.18)


(51) Int.Cl. ⁷		識別記号		FΙ				テーマコート*(参考)			
H01L	21/76			H0	1 L	27/08		3 3 1	E	5 F O 3 2	2
	21/762					27/10		461	Ĺ	5 F O 4 8	3
	21/8234					27/12			L	5 F 0 8 3	3
	21/8242					21/76			L		
	27/08	3 3 1							E		
			審查請求	有	節求	項の数18	OL	(全 14	頁)	最終頁に	続く
(21)出廢番号	}	特顏2001-401999(P2001·平成13年12月28日(2001.1		(72) (72)	出版人	株式会 東京郡 永野 永奈 神 余会社 计 中 余 公 山田 神 余 公 社 古 会社	社東芝 本	市磯子区 浜事業所	(新杉田 市内 (新杉田	1号 B町8番地 B町8番地	
				(14)	11公里人			武彦	Ø¥ (8名)	
										最終頁に	に続く

(54) 【発明の名称】 部分SOIウェーハの製造方法、半導体装置及びその製造方法

(57)【要約】

【課題】部分SOIウェーハを用いた時に、高集積性を 損なうことなく高速且つ高性能な半導体装置及びその製 造方法を提供することを目的としている。

【解決手段】SOI基板における一部の領域のシリコン層3とBOX層2を選択的に除去し、この領域にエピタキシャルシリコン層5を形成して非SOI領域を形成する。上記SOI領域と非SOI領域との境界にトレンチ12を形成し、分離用絶縁物層13を埋め込んで部分SOIウェーハのSOI領域と非SOI領域それぞれに索子を形成する。上記シリコンエピタキシャル層を形成する際、ファセットまたは空洞を利用して、分離用絶縁物層13の底面とエピタキシャルシリコン層の側面とのなす角を鈍角19A、または分離用絶縁物層の底面におけるエピタキシャルシリコン層との接合部近傍を曲面19Bにすることにより、応力の集中を抑制することを特徴とする。



【特許請求の範囲】

【請求項1】 埋め込み酸化物層が形成された第1の半 遵体領域と

前記埋め込み酸化物層が存在しない第2の半導体領域

前記第1の半導体領域と前記第2の半導体領域との境界 に、少なくとも前記埋め込み酸化物層に達する深さまで 形成されたトレンチと、

前記トレンチに埋め込まれた分離用絶縁物層とを具備 し、

前記分離用絶縁物層の底面と前記第2の半導体領域の側 面とのなす角が鈍角であることを特徴とする半導体装 置。

【請求項2】 埋め込み酸化物層が形成された第1の半 導体領域と、

前記埋め込み酸化物層が存在しない第2の半導体領域

前記第1の半導体領域と前記第2の半導体領域との境界 に、少なくとも前記埋め込み酸化物層に達する深さまで 形成されたトレンチと、

前記トレンチに埋め込まれた分離用絶縁物層とを具備

前記分離用絶縁物層の底面における前記第2の半導体領 域との接合部近傍が曲面であることを特徴とする半導体 装置。

【請求項3】 前記分離用絶縁物層における前記第1の 半導体領域近傍の底面と前記第1の半導体領域の側面と のなす角と、前記分離用絶縁物層における前記第2の半 導体領域近傍の底面と前記第2の半導体領域の側面との 載の半導体装置。

【請求項4】 前記第2の半導体領域は、エピタキシャ ルシリコン層であり、前記第2の半導体領域における前 記分離用絶縁物層の底部との境界に、切子面を有すると とを特徴とする請求項1または2に記載の半導体装置。

【請求項5】 前記分離用絶縁物層と前記第2の半導体 領域との境界における前記第2の半導体領域中に空洞を 有することを特徴とする請求項1または2に記載の半導 体装置。

【請求項6】 前記第1の半導体領域はSOI領域であ 40 SOIウェーハの製造方法。 り、前記第2の半導体領域は非SOI領域であることを 特徴とする請求項1または2に記載の半導体装置。

【請求項7】 前記第1の半導体領域に形成された第1 の素子と、前配第2の半導体領域に形成された第2の素 子とを更に具備することを特徴とする請求項1または2 に記載の半導体装置。

【請求項8】 前記第1の累子はロジック回路を構成す る紫子であり、前記第2の紫子は、メモリセルを構成す る紫子であることを特徴とする請求項7に記載の半導体 装置。

【請求項9】 半導体基板上に埋め込み酸化物層を介在 して第1のシリコン層が形成されたSOI基板におけ る、前記第1のシリコン層及び前記埋め込み酸化物層の 一部の領域を選択的に除去する工程と、

残存されている前記第1のシリコン層を覆うように保護 膜を形成する工程と、

前記第1のシリコン層及び前記埋め込み酸化物層を除去 した領域の前記半導体基板上に、エピタキシャル成長に より第2のシリコン層を形成する工程と、

10 異方性エッチングを行って、前記第1のシリコン層と前 記第2のシリコン層との境界に、少なくとも前記埋め込 み酸化物層に達し、底面と前記第2のシリコン層の側面 とのなす角が鈍角、または底面における前記第2のシリ コン層との接合部近傍が曲面のトレンチを形成する工程

前記トレンチ内に分離用絶縁物を埋め込む工程とを具備 することを特徴とする部分SOIウェーハの製造方法。

【請求項10】 前記第2のシリコン層を形成する工程 において、エピタキシャル成長の条件は、前記第2のシ リコン層の表面領域における埋め込み酸化物層との接合 20 部近傍にファセットを形成する条件であることを特徴と する請求項9に記載の部分SOIウェーハの製造方法。

【請求項11】 前記第2のシリコン層を形成する工程 において、エピタキシャル成長の条件は、前記保護膜と 前記埋め込み酸化物層との接合部近傍に空洞を生成する 条件であることを特徴とする請求項9に記載の部分50 1ウェーハの製造方法。

【請求項12】 前記第2のシリコン層を形成する工程 において、エピタキシャル成長の条件は、前配第2のシ なす角が異なることを特徴とする請求項1または2に記 30 リコン層の表面領域における埋め込み酸化物層との接合 部近傍にファセットを形成し、且つ前記保護膜と前記埋 め込み酸化物層との接合部近傍に空洞を生成する条件で あることを特徴とする請求項9に記載の部分501ウェ ーハの製造方法。

> 【請求項13】 前記トレンチを形成するための異方性 エッチングは、前記第1のシリコン層、前記保護膜、前 記埋め込み酸化物層及び前記第2のシリコン層を実質的 に等しいレートでエッチングする条件であることを特徴 とする請求項9乃至12いずれか1つの項に記載の部分

> 【請求項14】 半導体基板上に埋め込み酸化物層を介 在して第1のシリコン層が形成されたSOI基板におけ る、前記第1のシリコン層及び前記埋め込み酸化物層の 一部の領域を選択的に除去する工程と、

> 残存されている前記第1のシリコン層を覆うように保護 膜を形成する工程と、

> 前記第1のシリコン層及び前記埋め込み酸化物層を除去 した領域の前記半導体基板上に、エピタキシャル成長に より第2のシリコン層を形成する工程と、

50 前記第1のシリコン層と前記第2のシリコン層との境界

に、少なくとも前記埋め込み酸化物層に達するトレンチ を形成する工程と、

前記トレンチ内に分離用絶縁物を埋め込む工程と、 前記第1, 第2のシリコン層中に、それぞれ第1, 第2 の紫子を形成する工程とを具備することを特徴とする半 導体装置の製造方法。

【請求項15】 前記第2のシリコン層を形成する工程 において、エピタキシャル成長の条件は、前記第2のジ リコン層の表面領域における埋め込み酸化物層との接合 部近傍にファセットを形成する条件であることを特徴と 10 する請求項14に記載の半導体装置の製造方法。

【請求項16】 前記第2のシリコン層を形成する工程 において、エピタキシャル成長の条件は、前記保護膜と 前記埋め込み酸化物層との接合部近傍に空洞を生成する 条件であることを特徴とする請求項14に記載の半導体 装置の製造方法。

【請求項17】 前記第2のシリコン層を形成する工程 において、エピタキシャル成長の条件は、前記第2のシ リコン層の表面領域における埋め込み酸化物層との接合 め込み酸化物層との接合部近傍に空洞を生成する条件で あることを特徴とする請求項14に記載の半導体装置の 製造方法。

【請求項18】 前記トレンチを形成するための異方性 エッチングは、前記第1のシリコン層、前配保護膜、前 記埋め込み酸化物層及び前記第2のシリコン層を実質的 に等しいレートでエッチングする条件であることを特徴 とする請求項14乃至17いずれか1つの項に記載の半 導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、部分SOIウェ ーハの製造方法、半導体装置及びその製造方法に関し、 更に詳しくは、SOI(Silicon On Insulator)基板に おける一部の領域のシリコン層とBOX (Buried OXid e) 層を選択的に除去することにより、非SOI領域を 形成した部分SOIウェーハの製造方法、上記部分SO 1ウェーハのSOI領域と非SOI領域それぞれに索子 を形成した半導体装置及びその製造方法に関する。

[0002]

【従来の技術】1つのMOSFETと1つのキャパシタ とからなるメモリセルを有するDRAMは、高集積化に 適しており、安価な大容量メモリとして広範な用途に用 いられている。特に近年は、上記DRAMとロジック回 路とを単一の半導体チップ中に集積してシステム性能を 向上するシステムLSIへの要求が高まっている。

【0003】一方、MOSFETを中心に構成するロジ ック回路の高性能化を図るために、従来から広く用いら れているシリコン基板ではなく、薄膜SOI基板中にM ジックデバイスとしての用途に製品化が始まっている。 【0004】特に、高性能ロジック回路とDRAMを混 載したシステムLSIの需要は大きく、SOI構造を用 いて髙性能化したロジック回路にDRAMを混載する技 術の確立が望まれている。とのような流れの中で、SO I 構造による高性能ロジックチップに、DRAMを混載 させたシステムLSIの開発が急務となっている。

【0005】上記のような要求を満たすために、SOI 領域と非SOI領域(SOI基板のBOX層を部分的に 除去した領域)を併せ持つ部分SOIウェーハ上に、と れらの索子を選択的に混載することが考えられている。 【0006】しかしながら、SOI基板に形成したMO SFETは、髙性能ロジックデバイスとしては有望であ るが、いわゆる基板浮遊効果のため、オフ状態となるべ きゲート電圧であっても、ソースードレイン間電圧の条 件によっては寄生MOSFETや寄生パイポーラトラン ジスタが動作してしまい、ソースードレイン間にリーク 電流が流れることが知られいる。このような特性は、例 えばDRAMのメモリセル用トランジスタのように、リ 部近傍にファセットを形成し、且つ前記保護膜と前記埋 20 ーク電流に対するスペックが厳しい用途にはリテンショ ンの劣化等の問題を引き起こし好ましくない。また、D RAMのセンスアンブ回路では、基板浮遊効果によって ペアトランジスタのしきい値電圧がずれるため、センス マージンも低下する。これらの問題により、SOI基板 に高性能ロジック回路と同様なMOSFET構造でDR AMを形成するのは困難である。

> 【0007】基板浮遊効果を根本から解決するために は、各MOSFETに対して、ボディー部からの引き出 し領域とコンタクトを設けてボディ電位を制御する必要 30 がある。しかし、そのためにはセル面積やセンスアンプ 部の面積などが大幅に増大してしまい、DRAMの最大 の特長である高集積性を損なってしまう。

> 【0008】との問題を回避するために、SOI基板に 非SOI領域を設けた基板(以下部分SOIウェーハと 称する)を用いることにより、高性能ロジック回路をS ○Ⅰ領域に形成し、基板浮遊効果によって悪影響を受け る回路を非SOI領域に形成する方法が種々提案されて いる。この部分SOIウェーハのSOI領域と非SOI 領域間のSTI (Shallow Trench Isolasion) による分 離技術については、BOX層の深さとSTIの深さに着 40 目した提案 (例えば特開平8-17694号) がなされ ているものの、BOX層とSTIの接続構造について は、詳述されていない。

【0009】シリコンバルクウェーハで形成したチップ に存在する酸化物のボリュームは、ゲート酸化膜を除け ばSTIにおける埋め込み酸化物のみであるため、シリ コンのボリュームと比較すると非常に少ない。これに対 し、部分SOIウェーハにおける酸化物のボリューム は、「BOX層+STI」となり、バルクウェーハのそ OSFETを形成した構造が脚光を浴び、既に高性能ロ 50 れと比較すると桁違いに多く、その分シリコン層にかか る応力は大きくなり、非SOI領域に結晶欠陥が入り易 い。また、特にBOX層とSTIが連続している場合に は、STIが大きなボリュームを持つ酸化物の端となる ため、非SOI領域に結晶欠陥が入り易く、その形状に 注意を払わないと商品質な部分SOIウェーハを得るこ とは難しい。

[0010]

【発明が解決しようとする課題】上記のように従来の部 分SOⅠウェーハの製造方法は、SOI領域と非SOI よって、非SOI領域に結晶欠陥が入り易く、品質が低 下する、という問題があった。

【0011】また、部分SOIウェーハを用いた従来の 半導体装置及びその製造方法は、高速化や高性能化を図 ろうとすると、高集積性が低下する、という問題があっ

【0012】との発明は上記のような事情に鑑みてなさ れたもので、その目的とするところは、非SOI領域に 結晶欠陥が入り難い高品質な部分SOIウェーハの製造 方法を提供することにある。

【0013】また、部分SOIウェーハを用いた時に、 高集積性を損なうことなく高速且つ高性能な半導体装置 及びその製造方法を提供することにある。

[0014]

【課題を解決するための手段】との発明の半導体装置 は、埋め込み酸化物層が形成された第1の半導体領域 と、前記埋め込み酸化物層が存在しない第2の半導体領 域と、前記第1の半導体領域と前記第2の半導体領域と の境界に、少なくとも前記埋め込み酸化物層に達する深 さまで形成されたトレンチと、前記トレンチに埋め込ま 30 れた分離用絶縁物層とを具備し、前記分離用絶縁物層の 底面と前記第2の半導体領域の側面とのなす角が鈍角で あることを特徴としている。

【0015】また、との発明の半導体装置は、埋め込み 酸化物層が形成された第1の半導体領域と、前記埋め込 み酸化物層が存在しない第2の半導体領域と、前記第1 の半導体領域と前記第2の半導体領域との境界に、少な くとも前記埋め込み酸化物層に達する深さまで形成され たトレンチと、前記トレンチに埋め込まれた分離用絶縁 物層とを具備し、前記分離用絶縁物層の底面における前 40 記第2の半導体領域との接合部近傍が曲面であることを 特徴としている。

【0016】更に、との発明の部分SOIウェーハの製 造方法は、半導体基板上に埋め込み酸化物層を介在して 第1のシリコン層が形成されたSOI基板における、前 記第1のシリコン層及び前記埋め込み酸化物層の一部の 領域を選択的に除去する工程と、残存されている前記第 1のシリコン層を覆うように保護膜を形成する工程と、 前記第1のシリコン層及び前記埋め込み酸化物層を除去 した領域の前記半導体基板上に、エピタキシャル成長に 50 1における非SOI領域上には、エピタキシャルシリコ

より第2のシリコン層を形成する工程と、異方性エッチ ングを行って、前記第1のシリコン層と前記第2のシリ コン層との境界に、少なくとも前記埋め込み酸化物層に 達し、底面と前記第2のシリコン層の側面とのなす角が 鈍角、または底面における前記第2のシリコン層との接 合部近傍が曲面のトレンチを形成する工程と、前記トレ ンチ内に分離用絶縁物を埋め込む工程とを具備するとと を特徴としている。

6

【0017】との発明の半導体装置の製造方法は、半導 領域との酸化物のボリュームの相違による応力の集中に 10 体基板上に埋め込み酸化物層を介在して第 1 のシリコン 層が形成されたSOI基板における、前記第1のシリコ ン層及び前記埋め込み酸化物層の一部の領域を選択的に 除去する工程と、残存されている前記第1のシリコン層 を覆うように保護膜を形成する工程と、前記第1のシリ コン層及び前記埋め込み酸化物層を除去した領域の前記 半導体基板上に、エピタキシャル成長により第2のシリ コン層を形成する工程と、前記第1のシリコン層と前記 第2のシリコン層との境界に、少なくとも前記埋め込み 酸化物層に達するトレンチを形成する工程と、前記トレ 20 ンチ内に分離用絶縁物を埋め込む工程と、前記第1,第 2のシリコン層中に、それぞれ第1,第2の素子を形成 する工程とを具備することを特徴としている。

> 【0018】上記のような構成によれば、分離用絶縁物 層の底面と第2の半導体領域(非SOI領域)の側面と がなめらかに接合されているので、応力集中により第2 の半導体領域中に結晶欠陥が入るのを抑制できる。しか も、ボディ電位を制御する必要がないので、高集積性を 損なうととなく高速且つ高性能な半導体装置を提供でき

【0019】また、上記のような製造方法によれば、フ ァセットまたは空洞を利用して分離用絶縁物層の底面と 第2のシリコン層 (非SOI領域) の側面とがなめらか に接合できるので、応力集中により第2のシリコン層中 に結晶欠陥が入るのを抑制できる。 との結果、非SOI 領域に結晶欠陥が入り難いので、髙品質な部分SOIウ ェーハの製造方法を提供できる。更に、ボディ電位を制 御する必要がないので、高集積性を損なうことなく高速 且つ高性能な半導体装置の製造方法を提供できる。

[0020]

【発明の実施の形態】以下、この発明の実施の形態につ いて図面を参照して説明する。

[第1の実施の形態] 図1は、この発明の第1の実施の 形態に係る半導体装置について説明するためのもので、 (a)図はSOI領域と非SOI領域との境界のSTI 領域を示す断面構成図、(b)図及び(c)図は(a) 図に破線20で示すSTI領域の下部の拡大図である。 シリコン基板1におけるSOI領域上には埋め込み酸化 物層(BOX層)2が設けられ、このBOX層2上にシ リコン層3が形成されている。一方、上記シリコン基板

ン層5が形成されている。上記501領域と非501領 域との境界には、紫子分離用のトレンチ12がシリコン 基板1に達する深さまで形成されており、このトレンチ 12が分離用絶縁物層 (STI索子分離膜) 13で埋め 込まれている。上記分離用絶縁物層13の底面は、シリ コン基板1に接しており、エピタキシャルシリコン層5 の上記分離用絶縁物層13近傍に形成された切子面19 によって、図1(b)に示すように、上記分離用絶縁物 層13の底面とエピタキシャルシリコン層5の側面との なす角は鈍角(19A)になっている。あるいは図1 (c) に示すように、分離用絶縁物層13の底面におけ るエピタキシャルシリコン層5との接合部近傍が曲面1 9 Bになっている。とれに対し、上記分離用絶縁物層 1 3のBOX層2側は、BOX層2の下部の突出部が噛み 合わされ、鋭角(19℃)になっている。

【0021】上記シリコン層3中には、例えばロジック 回路を構成するMOSFET QA1, QA2, …が形 成され、上記エピタキシャルシリコン層5中にはDRA Mのメモリセルやセンスアンプ回路を構成するMOSF ET QB1, QB2, …等の素子が形成されている。 上記シリコン層3、エピタキシャルシリコン層5及び分 離用絶縁物層13上には、層間絶縁膜14が形成されて いる。この層間絶縁膜14における上記MOSFET QA1, QA2, ..., QB1, QB2, ... のソース, ド レイン領域上に対応する位置には、それぞれコンタクト ホール15A-1, 15A-2, …, 15B-1, 15 B-2, …が形成されている。上記層間絶縁膜14上に は、配線層16A-1, 16A-2, …, 16B-1. 16 B-2, …が形成され、上記コンタクトホール15 A-1, 15A-2, …, 15B-1, 15B-2, … 30 OX層2の一部をエッチングして除去する(図3参 をそれぞれ介して各MOSFET QA1, QA2, …, QB1, QB2, …のソース, ドレイン領域に接続 されている。そして、上記配線層16A-1、16A-2, …, 16B-1, 16B-2, …及び層間絶縁膜1 4上には、表面保護膜17が形成されている。

【0022】上記のような構成によれば、分離用絶縁物 層13の底面と非SOI領域の側面とが図1(b)に示 したように鈍角、または図1(c)に示したように曲面 を持ってなめらかに接合されているので、酸化膜とシリ コンとの境界部への応力集中によりシリコンエピタキシ 40 ャル層5中に結晶欠陥が入るのを抑制でき、高品質な部 分SOIウェーハを提供できる。すなわち、SOI領域 のみ若しくは非SOI領域のみのウェーハに形成する素 子分離では問題にならないが、SOI領域と非SOI領 域との境界を有するウェーハに発生する結晶欠陥を抑制 できる。何故なら、SOI領域における酸化物のボリュ ームが非SOI領域より多く、エピタキシャルシリコン 層5にかかる応力が大きくても、上記なめらかな接合部 (19Aまたは19B) によって応力の集中が抑制され るからである。一方、SOI領域は、直角部(鋭角部)

19℃が存在し、この直角部19℃を起点にして結晶欠 陥が発生したとしても、SOI領域のシリコン基板1に 欠陥が入る分には、SOI領域上あるいは非SOI領域 の素子に対して影響を与えないので問題はない。

【0023】また、ボディ電位を制御する必要がないの で、セル面積やセンスアンプ部の面積などが増大すると とはない。よって、部分SOIウェーハを用いても、高 集積性を損なうことなく高速且つ高性能な半導体装置を 形成できる。

10 【0024】次に、上記図1に示した部分SOIウェー ハ及び半導体装置の製造方法を図2乃至図8により説明

【0025】まず、シリコン基板1上にBOX層となる 酸化物層2を形成し、この酸化物層2上にシリコン層3 を形成してSOIウェーハを形成する。あるいは、張り 合わせ法により、シリコン基板1、BOX層2、シリコ ン層3を積層してSOIウェーハを形成する。

【0026】次に、図2に示すように、上記SOIウェ ーハにおける非SOI領域のシリコン層3をRIE等の 20 異方性エッチングにより除去した後、BOX層2の一部 を溶液による等方性エッチングで除去する。ここで、上 記BOX層2の一部の除去には、等方性エッチングに代 えてRIE等の異方性エッチングを用いることもでき

【0027】その後、上記シリコン層3を覆うように保 護膜4としての窒化シリコン層を形成する。 ここでは保 護膜4に窒化シリコンを用いているが、酸化シリコンで も同様である。

【0028】次に、非SOI領域上に残存されているB 照)。なお、とのエッチングにはイオンによるエッチン グではなく、溶液などを用いたウェットエッチングを用 いている。ウェットエッチングを用いることにより、シ リコン基板1の非SOI領域の表面にイオンによるダメ ージが入るのを防止することができる。

【0029】引き続き、図4に示すように、非SO1領 域のシリコン基板1上にエピタキシャルシリコン層5を 形成する。SOI領域上には保護膜4が形成されている ので、エピタキシャルシリコン層5は形成されない。と の際、エピタキシャルシリコン層5の表面領域における SOI領域との境界近傍にファセット10を形成する条 件でエピタキシャル成長を行う。例えば、エピタキシャ ルシリコン層5を10Torrで成長させることによ り、ファセット10を形成できる。また、エピタキシャ ル成長の時間を調節することにより、エピタキシャルシ リコン層5の表面の高さをSOI領域の表面と同じにし たり、違う高さにしたり、任意に調節できる。このエピ タキシャルシリコン層5の表面の高さは、必要に応じて 自由に設定すれば良い。

50 【0030】その後、図5に示すように、上記保護膜4 上及びエピタキシャルシリコン層5上にマスク材6を堆 積形成する。本実施の形態においては、上記マスク材6 には窒化シリコン層を用いており、上記保護膜4と一体 化して表現している。

【0031】次に、STIを形成する領域以外をフォト マスク18で覆い、まずマスク材6としての窒化シリコ ン層の一部を除去する。との際、窒化シリコン層をオー パーエッチングし、エピタキシャルシリコン層5のファ セット10を露出させる(図6参照)。

【0032】引き続き、図7に示すように、索子分離用 10 のトレンチ12を形成するために、SOI領域と非SO I領域との境界近傍の保護膜4 (SiN)、シリコン層 3、エピタキシャルシリコン層5(Si)及びBOX層 2 (SiO₂)をRIE等の方法でドライエッチングす る。このエッチングには、SiN、SiO2及びSiが 実質的に等しいレートでエッチングできる条件を用い た。トレンチ12の深さはエッチング時間により変わる が、いずれの深さの場合でも、上記ファセット10によ って少なくともトレンチ12の非SOI領域側では、9 うなトレンチ12を形成することができる。エッチング の条件によっては、トレンチ12の底面における非SO 1領域の接合部近傍が曲面になる。上記トレンチ12 は、少なくともBOX層2に達する深さであれば良く、 シリコン基板1中にまで形成しても良い。

【0033】次に、図8に示すように、上記トレンチ1 2を分離用絶縁物層13で埋め込むことによりSTI構 造の素子分離領域を形成する。

【0034】その後、上記シリコン層3及びエピタキシ ャルシリコン層5上のマスク材(窒化シリコン層)6を 30 除去し、周知の工程により上記シリコン層3中にロジッ ク回路を構成するMOSFET QA1, QA2, …、 上記エピタキシャルシリコン層5中にはDRAMのメモ リセルやセンスアンプ回路を構成するMOSFETQB 1. QB2,…等の素子を形成し、図1に示したような 半導体装置を形成する。

【0035】ととで、上記MOSFET QA1, QA 2、…とMOSFET QB1、QB2、…は、別の工 程で形成しても良いし、一部または全部の工程を共通に 形成しても良い。

【0036】上記のような製造方法によれば、ファセッ ト10を利用してSTI索子分離膜13の下端とエピタ キシャルシリコン層5をなめらかに接合できるので、酸 化膜とシリコンとの境界部への応力集中によりシリコン エピタキシャル層5中に結晶欠陥が入るのを抑制でき る。この結果、非SOI領域に結晶欠陥が入り難いの で、商品質な部分SOIウェーハの製造方法を提供でき る。更に、ボディ電位を制御する必要がないので、セル 面積やセンスアンプ部の面積などが増大することはな

性を損なうことなく高速且つ高性能な半導体装置の製造 方法を提供できる。

【0037】[第2の実施の形態]図9は、この発明の 第2の実施の形態に係る半導体装置について説明するた めのもので、(a)図はSOI領域と非SOI領域との 境界のST 1 領域を示す断面構成図、(b) 図及び

(c) 図は(a) 図に破線21で示すSTI領域の下部 の拡大図である。本第2の実施の形態は、基本的には第 1の実施の形態と同様な構成であるので、図1と同一部 分には同じ符号を付してその詳細な説明は省略する。

【0038】本第2の実施の形態では、第1の実施の形 態と同様に、非SOI領域を形成する際、シリコン層及 びBOX層を部分的に除去し、シリコン基板の非SOI 領域上にシリコンをエピタキシャル成長させる。この 際、エピタキシャルシリコン層とSOI領域の境界に空 洞を形成し、との空洞を利用して、図9(b)に示すよ うに分離用絶縁物層 13の底面とエピタキシャルシリコ ン層5の側面とのなす角が鈍角19A、または図9

(c) に示すように分離用絶縁物層13の底面における 0°以上の角度(鈍角)で底面と側面が接合しているよ 20 エピタキシャルシリコン層 5 との接合部近傍を曲面 1 9 Bを持ってなめらかに接合する。

> 【0039】すなわち、シリコン基板1上にBOX層と なる酸化物層2を形成し、この酸化物層2上にシリコン 層3を形成してSOIウェーハを形成する。あるいは、 張り合わせ法により、シリコン基板1、BOX層2、シ リコン層3を積層してSOIウェーハを形成する。 【0040】次に、図10に示すように、上記SO1ウ ェーハにおける非SOI領域のシリコン層3をRIE等 の異方性エッチングにより除去した後、BOX層2の一 部を溶液による等方性エッチングで除去する。もちろ ん、上記BOX層2の一部の除去には、等方性エッチン グに代えてRIE等の異方性エッチングを用いることも できる。

> 【0041】その後、上記シリコン層3を覆うように、 窒化シリコン等からなる保護膜4を形成する。 ここでは 保護膜4に窒化シリコンを用いているが、酸化シリコン でも良い。

【0042】次に、非SOI領域上に残存されているB OX層2の一部をエッチングして除去する(図11参 照)。なお、このエッチングにはイオンによるエッチン グではなく、溶液などを用いたウェットエッチングを用 いている。ウェットエッチングを用いることにより、シ リコン基板1の非SO1領域の表面にイオンによるダメ ージが入るのを防止することができる。また、エッチン グ時間を第1の実施の形態より長くし、横方向のエッチ ングを進行させる。

【0043】引き続き、図12に示すように、非SOI 領域のシリコン基板 1上にエピタキシャルシリコン層 5 を形成する。SOI領域上には保護膜4が形成されてい い。よって、部分SOIウェーハを用いた時に、高集積 50 るので、エピタキシャルシリコン層5は形成されない。

との際、エピタキシャルシリコン層5の成長端ではファ セットが形成され、ファセットの表面が保護膜4の側壁 の内側にあるファセット部分は空洞11として残る。勿 論、第1の実施の形態と同様に、エピタキシャル成長の 時間を調節することにより、エピタキシャルシリコン層 5の表面の高さをSOI領域の表面と同じにしたり、違 う高さにしたり、任意に調節できる。よって、エピタキ シャルシリコン層5の表面の高さは、必要に応じて自由 に設定すれば良い。

【0044】その後、図13に示すように、上記保護膜 10 供できる。 4上及びエピタキシャルシリコン層5上にマスク材6を 堆積形成する。本実施の形態においては、上記マスク材 6には窒化シリコン層を用いており、上記保護膜4と一 体化して表現している。

【0045】次に、STIを形成する領域以外をフォト マスク18で覆い(図14参照)、まずマスク材6とし ての窒化シリコン層の一部を除去する(図15参照)。 【0046】図16に示すように、索子分離用のトレン チ12を形成するために、SOI領域と非SOI領域と の境界近傍の保護膜4 (SiN)、シリコン層3、エピ 20 タキシャルシリコン層5 (Si)及びBOX層2 (Si O2)をRIE等の方法でドライエッチングする。この エッチングには、SiN、SiO。及びSiが実質的に 等しいレートでエッチングできる条件を用いた。トレン チ12の深さはエッチング時間により変わるが、いずれ の深さの場合でも、空洞11の存在によって少なくとも トレンチ12の非SOI領域側では、90°以上の角度 (鈍角19A)で底面と側面が接合しているようなトレ ンチ12を形成することができる。エッチングの条件に 接合部近傍が曲面19日になる。上記トレンチ12は、 少なくともBOX層2に達する深さであれば良く、シリ コン基板 1 中に形成しても良い。

【0047】次に、図17に示すように、上記トレンチ 12を分離用絶縁物層13で埋め込んでSTI構造の素 子分離領域を形成する。

【0048】その後、上記シリコン層3及びエピタキシ ャルシリコン層5上のマスク材6を除去し、周知の工程 により上記シリコン層3中にロジック回路を構成するM シリコン層5中にはDRAMのメモリセルやセンスアン プ回路を構成するMOSFET QB1, QB2, …等 の索子を形成し、図9に示したような半導体装置を形成

【0049】上記MOSFET QA1, QA2, …と MOSFET QB1, QB2, …は、別の工程で形成 しても良いし、一部または全部の工程を共通に形成して も良い。

【0050】上記のような製造方法によれば、空洞11 を利用してSTI案子分離膜13の下端とエピタキシャ 50 照)。なお、このエッチングにはイオンによるエッチン

ルシリコン層5をなめらかに接合できるので、酸化膜と シリコンとの境界部への応力集中によりシリコンエピタ キシャル層5中に結晶欠陥が入るのを抑制できる。この 結果、非SOI領域に結晶欠陥が入り難いので、髙品質 な部分SOIウェーハの製造方法を提供できる。しか も、ボディ電位を制御する必要がないので、セル面積や センスアンブ部の面積などが増大することはない。よっ て、部分SOIウェーハを用いた時に、高集積性を損な うことなく高速且つ高性能な半導体装置の製造方法を提

【0051】[第3の実施の形態]図18は、この発明 の第3の実施の形態に係る半導体装置について説明する ためのもので、(a)図はSOI領域と非SOI領域と の境界のSTI領域を示す断面構成図、(b)図及び (c)図は(a)図に破線22で示すSTI領域の下部 の拡大図である。本第3の実施の形態は、基本的には第 1及び第2の実施の形態と同様な構成であるので、図1 または図9と同一部分には同じ符号を付してその詳細な 説明は省略する。

【0052】本第3の実施の形態は、前述した第1.第 2の実施の形態を組み合わせたもので、非SOI領域を 形成する際、シリコン層及びBOX層を部分的に除去 し、シリコン基板の非SOI領域上にシリコンをエピタ キシャル成長させる。との際、エピタキシャルシリコン 層とSOI領域の境界にファセットと空洞を形成し、こ のファセットと空洞を利用して、図18(b)に示すよ うに分離用絶縁物層 13の底面とエピタキシャルシリコ ン層5の側面とのなす角を鈍角19A、または図18 (c) に示すように分離用絶縁物層13の底面における よっては、トレンチ12の底面における非SOI領域の 30 エピタキシャルシリコン層5との接合部近傍を曲面19 Bを持ってなめらかに接合するようにしている。 【0053】すなわち、まず、シリコン基板1上にBO X層となる酸化物層2を形成し、この酸化物層2上にシ リコン層3を形成してSOIウェーハを形成する。ある いは、張り合わせ法により、シリコン基板1、BOX層 2、シリコン層3を積層してSOIウェーハを形成す る。

【0054】次に、図19に示すように、上記801ウ ェーハにおける非SOI領域のシリコン層3をRIE等 OSFET QA1,QA2,…、上記エピタキシャル 40 の異方性エッチングにより除去した後、BOX層2の一 部を溶液による等方性エッチングで除去する。上記BO X層2の一部の除去には、等方性エッチングに代えてR 1E等の異方性エッチングを用いても良い。

> 【0055】その後、上記シリコン層3を覆うように、 窒化シリコン等からなる保護膜4を形成する。 ととでは 保護膜4 に窒化シリコンを用いているが、酸化シリコン でも同様である。

【0056】次に、非SOI領域上に残存されているB OX層2の一部をエッチングして除去する(図20参

グではなく、溶液などを用いたウェットエッチングを用 いている。ウェットエッチングを用いることにより、シ リコン基板1の非SOI領域の表面にイオンによるダメ ージが入るのを防止することができる。また、上記第2 の実施の形態と同様にエッチング時間を第1の実施の形 態より長くし、横方向のエッチングを進行させる。

13

【0.057】引き続き、図2.1に示すように、非SOI 領域のシリコン基板1上にエピタキシャルシリコン層5 を形成する。SOI領域上には保護膜4が形成されてい るので、エピタキシャルシリコン層5は形成されない。 この際、エピタキシャルシリコン層5の成長端ではファ セット10が形成される。また、保護膜4の側壁の内側 に形成されるファセット部分は空洞11として残る。勿 論、第1, 第2の実施の形態と同様に、エピタキシャル 成長の時間を調節することにより、エピタキシャルシリ コン層5の表面の高さをSOI領域の表面と同じにした り、違う髙さにしたり、任意に調節できる。よって、エ ビタキシャルシリコン層5の表面の高さは、必要に応じ て自由に設定すれば良い。

4上及びエピタキシャルシリコン層5上にマスク材6を 堆積形成する。本実施の形態においては、上記マスク材 6には窒化シリコン層を用いており、上記保護膜4と一 体化して表現している。

【0059】次に、STIを形成する領域以外をフォト マスク18で覆い(図23参照)、まず窒化シリコン層 6の一部を除去する(図24参照)。

【0060】図25に示すように、素子分離用のトレン チ12を形成するために、SOI領域と非SOI領域と の境界近傍の保護膜4 (SiN)、シリコン層3、エピ 30 係る半導体装置の変形例について説明するためのもの タキシャルシリコン層5 (Si)及びBOX層2 (Si O₂)をRIE等の方法でドライエッチングする。この エッチングには、SiN、SiO2及びSiが実質的に 等しいレートでエッチングできる条件を用いた。トレン チ12の深さはエッチング時間により変わるが、いずれ の深さの場合でも、ファセット10と空洞11によって 少なくともトレンチ12の非SOI領域側では、90° 以上の角度(鈍角19A)で底面と側面が接合している ようなトレンチ12を形成することができる。エッチン グの条件によっては、トレンチ12の底面における非S 40 O I 領域の接合部近傍が曲面 1 9 Bになる。上記トレン チ12は、少なくともBOX層2に達する深さであれば 良く、シリコン基板1中に形成しても良い。

【0061】次に、図26に示すように、上記トレンチ 12を分離用絶縁物層13で埋め込んでSTI構造の紫 子分離領域を形成する。

【0062】その後、上記シリコン層3及びエピタキシ ャルシリコン層5上のマスク材6を除去し、周知の工程 により上記シリコン層 3 中にロジック回路を構成するM OSFET QA1. QA2. …、上記エピタキシャル 50 み合わせにより種々の発明が抽出され得る。例えば各実

シリコン層5中にはDRAMのメモリセルやセンスアン プ回路を構成するMOSFET QB1. QB2. …等 の索子を形成し、図18に示したような半導体装置を形 成する。

【0063】上記第1及び第2の実施の形態で説明した ように、上記MOSFET QA1, QA2, …とMO SFET QB1, QB2, …は、別の工程で形成して も良いし、一部または全部の工程を共通に形成しても良

10 【0064】上記のような製造方法によれば、ファセッ ト10と空洞11を利用してSTI累子分離膜13の下 - 端とエピタキシャルシリコン層5をなめらかに接合でき るので、酸化膜とシリコンとの境界部への応力集中によ りシリコンエピタキシャル層5中に結晶欠陥が入るのを 抑制できる。との結果、非SOI領域に結晶欠陥が入り 難いので、髙品質な部分SOIウェーハの製造方法を提 供できる。しかも、ボディ電位を制御する必要がないの で、セル面積やセンスアンブ部の面積などが増大するこ とはない。よって、部分SOIウェーハを用いた時に、

【0058】その後、図22に示すように、上記保護膜 20 高集積性を損なうことなく高速且つ高性能な半導体装置 の製造方法を提供できる。

> 【0065】なお、上記第2、第3の実施の形態では、 トレンチ12を分離用絶縁物層13で埋め込んでSTI 構造の素子分離領域を形成する際に、空洞 1 1を残さな いようにしたが、図27及び図28に示すように、分離 用絶縁物層13の下部に空洞11が残っていても酸化膜 とシリコンとの間の応力を緩和でき、同様な作用効果が 得られる。

> 【0066】図27は、この発明の第2の実施の形態に で、SOI領域と非SOI領域との境界のSTI領域を 示す断面構成図である。図示する如く、分離用絶縁物層 13の下部に空洞11が残存されている。

> 【0067】図28は、との発明の第3の実施の形態に 係る半導体装置の変形例について説明するためのもの で、SOI領域と非SOI領域との境界のSTI領域を 示す断面構成図である。図示する如く、分離用絶縁物層 13の下部に空洞11が残存されている。

【0068】また、上述した各実施の形態では、非SO **【領域のシリコン基板 1 上にエピタキシャルシリコン層** 5を形成し、このエピタキシャルシリコン層5中にMO SFETなどの素子を形成したが、バルク、すなわちシ リコン基板 1 中に案子を形成しても良い。

【0069】以上第1乃至第3の実施の形態とその変形 例を用いてこの発明の説明を行ったが、この発明は上記 各実施の形態に限定されるものではなく、実施段階では その要旨を逸脱しない範囲で種々に変形することが可能 である。また、上記各実施の形態には種々の段階の発明 が含まれており、開示される複数の構成要件の適宜な組 (9)

施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

15

[0070]

【発明の効果】以上説明したように、この発明によれば、非SOI領域に結晶欠陥が入り難い高品質な部分SOIウェーハの製造方法が得られる。

【0071】また、部分SOIウェーハを用いた時に、 高集積性を損なうことなく高速且つ高性能な半導体装置 及びその製造方法が得られる。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態に係る半導体装置 について説明するためのもので、SOI領域と非SOI 領域との境界のSTI領域を示す断面構成図。

【図2】との発明の第1の実施の形態に係る部分SOIウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第1の製造工程を示す断面図。【図3】との発明の第1の実施の形態に係る部分SOIウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第2の製造工程を示す断面図。

【図4】 この発明の第1の実施の形態に係る部分SOI ウェーハの製造方法及び半導体装置の製造方法について 説明するためのもので、第3の製造工程を示す断面図。

【図5】 この発明の第1の実施の形態に係る部分SOI ウェーハの製造方法及び半導体装置の製造方法について 説明するためのもので、第4の製造工程を示す断面図。

【図6】との発明の第1の実施の形態に係る部分SOI ウェーハの製造方法及び半導体装置の製造方法について 説明するためのもので、第5の製造工程を示す断面図。

【図7】 この発明の第1の実施の形態に係る部分SOI ウェーハの製造方法及び半導体装置の製造方法について 説明するためのもので、第6の製造工程を示す断面図。

【図8】 この発明の第1の実施の形態に係る部分SO1 ウェーハの製造方法及び半導体装置の製造方法について 説明するためのもので、第7の製造工程を示す断面図。

【図9】この発明の第2の実施の形態に係る半導体装置 について説明するためのもので、SOI領域と非SOI 領域との境界のSTI領域を示す断面構成図。

【図10】 との発明の第2の実施の形態に係る部分SO 「ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第1の製造工程を示す断面図」

【図11】との発明の第2の実施の形態に係る部分SO 【ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第2の製造工程を示す断面 図。

【図12】この発明の第2の実施の形態に係る部分SO 50 図。

1ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第3の製造工程を示す断面図.

【図13】との発明の第2の実施の形態に係る部分SO 【ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第4の製造工程を示す断面図。

【図14】この発明の第2の実施の形態に係る部分SO 「ウェーハの製造方法及び半導体装置の製造方法につい 10 て説明するためのもので、第5の製造工程を示す断面 図

【図15】との発明の第2の実施の形態に係る部分SO Iウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第6の製造工程を示す断面

【図16】との発明の第2の実施の形態に係る部分SO 【ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第7の製造工程を示す断面 図。

20 【図17】との発明の第2の実施の形態に係る部分SO 「ウェーハの製造方法及び半導体装置の製造方法につい て説明するためのもので、第8の製造工程を示す断面 図。

【図18】との発明の第3の実施の形態に係る半導体装置について説明するためのもので、SOI領域と非SOI領域との境界のSTI領域を示す断面構成図。 【図19】との発明の第3の実施の形態に係る部分SOIウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第1の製造工程を示す断面30図。

【図20】 この発明の第3の実施の形態に係る部分SO 1ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第2の製造工程を示す断面 図。

【図21】 との発明の第3の実施の形態に係る部分SO トウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第3の製造工程を示す断面
図

【図22】 この発明の第3の実施の形態に係る部分SO 1ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第4の製造工程を示す断面

【図23】との発明の第3の実施の形態に係る部分SO 「ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第5の製造工程を示す断面図。

【図24】 この発明の第3の実施の形態に係る部分SO 1ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第6の製造工程を示す断面

【図25】との発明の第3の実施の形態に係る部分SO 】ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第7の製造工程を示す断面図。

17.

【図26】との発明の第3の実施の形態に係る部分SO 1ウェーハの製造方法及び半導体装置の製造方法について説明するためのもので、第8の製造工程を示す断面

【図27】 との発明の第2の実施の形態に係る半導体装置の変形例について説明するためのもので、SOI領域と非SOI領域との境界のSTI領域を示す断面構成図。

【図28】との発明の第3の実施の形態に係る半導体装置の変形例について説明するためのもので、SOI領域と非SOI領域との境界のSTI領域を示す断面構成図。

【符号の説明】

1…シリコン基板

2…BOX層

*3…シリコン層

4…保護膜(窒化シリコン層)

5…エピタキシャルシリコン層

6…マスク材(窒化シリコン層)

10…ファセット

11…空洞

12…索子分離用のトレンチ

13…分離用絶縁物層

14…層間絶縁膜

置の変形例について説明するためのもので、SOI領域 10 15A-1, 15A-2, …, 15B-1, 15B-

2, … …コンタクトホール

16A-1, 16A-2, ..., 16B-1, 16B-

2, … …配線層

17…表面保護膜


18…フォトマスク


19…切子面

QA1, QA2, ..., QB1, QB2,MOSF


ΕT

【図1】







[図2]





(図3)



【図4】











【図23】

【図25】










[図27]



フロントページの続き					
(51)Int.Cl.'	識別記号	FI	ティフード (参考)		
H01L 27/088		HOIL 21/76	D		
27/10	461	27/08	102A		
27/108		27/10	671C		
27/12					

(72)発明者 佐藤 力

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72)発明者 水島 一郎

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72)発明者 藤井 修

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

Fターム(参考) 5F032 AA06 AA09 AA37 AA66 AA82

AC02 CA17 DA12 DA23 DA24

DA25 DA26 DA71

5F048 AA00 AA01 AA07 AB01 AB03

ACO1 BAO9 BC14

5F083 GA01 GA09 GA27 HA01 HA02

PR03 PR05 PR25 ZA03 ZA12

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

fects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER.	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.